侵權投訴

FPGA與ADC數字數據輸出接口的協議及標準

玩轉單片機 2020-09-15 10:29 次閲讀

場可編程門陣列(FPGA)與模數轉換器(ADC)輸出的接口是一項常見的工程設計挑戰。本文簡要介紹各種接口協議和標準,並提供有關在高速數據轉換器實現方案中使用LVDS的應用訣竅和技巧。

接口方式和標準
現場可編程門陣列(FPGA)與模數轉換器(ADC)數字數據輸出的接口是一項常見的工程設計挑戰。此外,ADC使用多種多樣的數字數據樣式和標準,使這項挑戰更加複雜。對於通常在200 MHz以下的低速數據接口,單倍數據速率(SDR) CMOS非常普遍:發送器在一個時鐘沿傳送數據,接收器在另一個時鐘沿接收數據。這種方式可確保數據有充足的時間完成建立,然後由接收器採樣。在雙倍數據速率(DDR) CMOS中,發送器在每一個時鐘沿都會傳送數據。因此,在相同的時間內,它傳輸的數據量是SDR的兩倍。然而,接收器正確採樣的時序更加複雜。

並行低壓差分信號(LVDS)是高速數據轉換器的常見標準。它採用差分信號,每一位均有P線和N線;在最新的FPGA中,其速度可達DDR 1.6 Gbps或800 MHz。並行LVDS的功耗低於CMOS,但所需的線數則是CMOS的兩倍,因而佈線可能比較困難。

LVDS常常用在具有“源同步”時鐘系統的數據轉換器中,不過這並不是LVDS標準的一部分。在這種設置中,時鐘與數據同相,並且與數據一同發送。這樣,接收器就能使用該時鐘更輕鬆地捕捉數據,因為它現在知道數據傳輸何時發生。

FPGA邏輯的速度一般跟不上高速轉換器的總線速度,因此大多數FPGA具有串行器/解串器(SERDES)模塊,用以將轉換器端的快速、窄帶串行接口轉換為FPGA端的慢速、寬帶並行接口。針對總線中的每個數據位,此模塊輸出2、4或8位,但以½、¼或1/8的時鐘速率輸出,從而有效地將數據解串。數據由FPGA內部的寬總線處理,其速度遠低於連接到轉換器的窄總線。

LVDS信號標準也用於串行鏈路,大部分是用在高速ADC上。當引腳數量比接口速度更重要時,通常使用串行LVDS。常常使用兩個時鐘:數據速率時鐘和幀時鐘。並行LVDS部分提到的所有考慮同樣適用於串行LVDS。並行LVDS不過是由多條串行LVDS線組成。

I2C使用兩條線:時鐘和數據。它支持總線上的大量器件,而無需額外的引腳。I2C相對較慢,考慮協議開銷,速度為400 kHz至1 MHz。它通常用在慢速、小尺寸器件上。I2C也常常用作控制接口或數據接口。

SPI使用3到4條線:

時鐘

數據輸入和數據輸出(4線),或者雙向數據輸入/數據輸出(3線)

片選(每個非主機器件使用一條線)

可用片選線有多少,SPI就能支持多少器件。它的速度可達約100 MHz,通常用作控制接口和數據接口。

串行PORT (SPORT)是一種基於CMOS的雙向接口,每個方向使用一個或兩個數據引腳。對於非%8分辨率,其可調字長能夠提高效率。SPORT支持時域複用(TDM),通常用在音頻/媒體轉換器和高通道數轉換器上。它提供每引腳約100 MHz的性能。

Blackn處理器支持SPORT,FPGA上可直接實現SPORT。SPORT一般僅用於數據傳輸,但也可以插入控制字符。

JESD204是一種JEDEC標準,用於單一主機(如FPGA或ASIC等)與一個或多個數據轉換器之間的高速串行鏈路。最新規格提供每通道或每差分對最高3.125 Gbps的速度。未來的版本可能提供6.25 Gbps及更高的速度。通道採用8B/10B編碼,因而通道的有效帶寬降為理論值的80%。時鐘嵌入在數據流中,因此沒有額外的時鐘信號。多個通道可以結合在一起以提高吞吐量,數據鏈路層協議確保數據完整性。在FPGA/ASIC中,為實現數據幀傳輸,JESD204需要的資源遠遠多於簡單的LVDS或CMOS。它顯著降低了接線要求,不過要求使用更昂貴的FPGA,PCB佈線也更加複雜。

一般建議
進行ADC與FPGA的接口設計時,下列一般建議會有所幫助。

使用接收器、FPGA或ASIC的外部電阻終端,而不要使用FPGA內部終端,以免不匹配引起反射,致使超出時序預算。

如果系統使用多個ADC,請勿使用某個ADC的某個DCO。

佈設連接到接收器的數字走線時,請勿採用大量“轉接”(tromboning)來使所有走線保持等長。

利用CMOS輸出端的串聯終端降低邊沿速率並限制開關噪聲。確認所用的數據格式(二進制補碼或偏移二進制)正確。

採用單端CMOS數字信號時,邏輯電平以大約1 V/nS的速度移動,典型輸出負載為10 pF(最大值),典型充電電流為10 mA/位。應採用儘可能小的容性負載,使充電電流最小。這可以利用盡可能短的走線僅驅動一個門來實現,最好沒有任何過孔。在數字輸出端和輸入端使用阻尼電阻,也可以使充電電流最小。

阻尼電阻和容性負載的時間常數應為採樣速率週期的大約10%。如果時鐘速率為100 MHz,負載為10 pF,則該時間常數應為10 nS的10%,即1 nS。這種情況下,R應為100 Ω。為獲得最佳信噪比(SNR)性能,1.8 V DRVDD優於3.3 VDRVDD。然而,當驅動大容性負載時,SNR性能會下降。CMOS輸出支持最高約200 MHz的採樣時鐘速率。如果驅動兩個輸出負載,或者走線長度大於1或2英寸,建議使用緩衝器。

ADC數字輸出應小心對待,因為瞬態電流可能會耦合回模擬輸入端,導致ADC的噪聲和失真提高。

圖2所示的典型CMOS驅動器能夠產生很大的瞬態電流,尤其是驅動容性負載時。對於CMOS數據輸出ADC,必須採取特別措施以使這些電流最小,不致於在ADC中產生額外的噪聲和失真。

典型示例

圖3顯示了一個16位並行CMOS輸出ADC的情況。每路輸出有一個10pF負載,用以模擬一個門負載加上PCB寄生電容;當驅動10 pF負載時,各驅動器產生10 mA的充電電流。因此,該16位ADC的總瞬態電流可能高達16 × 10 mA = 160 mA。在各數據輸出端增加一個小串聯電阻R,可以抑制這些瞬態電流。應適當選擇該電阻的值,使RC時間常數小於總採樣週期的10%。如果fs = 100 MSPS,則RC應小於1 ns。C = 10 pF,因此最佳的R值約為100 Ω。選擇更大的R值可能會降低輸出數據建立時間性能,並干擾正常的數據捕捉。CMOS ADC輸出端的容性負載應以單個門負載為限,通常是一個外部數據捕捉寄存器。任何情況下都不得將數據輸出端直接連到高噪聲數據總線,必須使用一箇中間緩衝寄存器,使ADC輸出端的直接負載最小。


 

圖4顯示了CMOS中的一個標準LVDS驅動器。標稱電流為3.5 mA,共模電壓為1.2 V。因此,當驅動一個100 Ω差分終端電阻時,接收器各輸入的擺幅為350 mV p-p,這相當於700 mV p-p的差分擺幅。這些數值來源於LVDS規範。


 

LVDS標準有兩個:一個由ANSI制定,另一個由IEEE制定。雖然這兩個標準類似且大致兼容,但並不完全相同。圖5比較了這兩個標準的眼圖和抖動直方圖。IEEE標準LVDS的擺幅為200 mV p-p,低於ANSI標準的320 mV p-p,這有助於節省數字輸出的功耗。因此,如果IEEE標準支持目標應用及與接收器的連接,建議使用IEEE標準。


 

圖6比較了走線長度超過12英寸或30釐米情況下的ANSI和IEEE LVDS標準。兩幅圖中,驅動電流均採用ANSI版標準。右圖中,輸出電流加倍,這可以淨化眼圖並改善抖動直方圖。


 

圖7顯示了長走線對FR4材料的影響。左圖顯示了發送器端的理想眼圖。在距離40英寸的接收器端,眼圖幾乎閉合,接收器難以恢復數據。

故障排除技巧
ADC丟失第14位


 

圖8中,數據位的VisualAnalog數字顯示錶明,第14位從未跳變。這可能説明器件、PCB或接收器有問題,或者無符號數據不夠大,無法使最高有效位跳變。

ADC丟失第14位時的頻域曲線


 

圖9顯示了上述數字數據(其中第14位未跳變)的頻域視圖。該圖説明,第14位有意義,系統中的某個地方發生錯誤。

ADC丟失第14位時的時域曲線


 

圖10為相同數據的時域曲線。它不是一個平滑的正弦波,數據發生偏移,波形中多個點處有明顯的尖峯。

ADC的第9位和第10位短接在一起


 

圖11所示不再是丟失一位的情況,而是兩位短接在一起,因此對於這兩個引腳,接收器始終接收到相同的數據。

ADC第9位和第10位短接在一起時的頻域曲線


 

圖12顯示了兩位短接在一起時的頻域視圖。雖然基頻音非常清楚,但噪底顯著低於預期。噪底失真的程度取決於短接哪兩位。

ADC第9位和第10位短接在一起時的時域曲線


 

在圖13所示的時域圖中,問題相對不明顯。雖然在波峯和波谷處損失了一些平滑度,但當採樣速率接近波形頻率時,這是常見現象。

數據和時鐘時序無效時的時域曲線


 

圖14顯示了一個因建立/保持問題而導致時序無效的轉換器的情況。上述錯誤一般會在數據的每個週期中出現,而時序錯誤則不然,通常並不是持續存在。不太嚴重的時序錯誤可能是間歇性的。這些圖顯示了不符合時序要求的數據捕捉的時域和頻域曲線。注意,各週期的時域錯誤並不一致。還應注意FFT/頻域的噪底有所提高,這通常表示有一位丟失,原因可能是時序對齊錯誤。

數據和時鐘時序無效時的放大時域曲線


 

圖15是圖14所示時域時序誤差的放大圖。同樣應注意,各週期的錯誤並不一致,但某些錯誤會重複。例如,該圖中有多個週期的谷底上出現負尖峯。

原文標題:FPGA與ADC數字數據輸出的接口

文章出處:【中港貨運】歡迎添加關注!文章轉載請註明出處。

收藏 人收藏
分享:

評論

相關推薦

運算放大器禁用引腳能節省多少功耗

在物聯網時代,電池供電應用日益興盛。本文將説明我們並非一定要在節省功耗和精度之間進行取捨。有些運算放....
發表於 12-02 23:10 5次 閲讀
運算放大器禁用引腳能節省多少功耗

用Verilog寫的高分辨率PWM,輸出一直是低電平,有人能幫忙改一改嗎

用Verilog寫的高分辨率PWM,輸出一直是低電平,有人能幫忙改一改嗎,結構如下圖,代碼在附件裏 ...
發表於 12-02 19:46 101次 閲讀
用Verilog寫的高分辨率PWM,輸出一直是低電平,有人能幫忙改一改嗎

使用FPGA實現一位全加器的文本輸入實驗報告資料免費下載

通過此實驗瞭解FPGA 開發軟件Quartus II 的使用方法及VHDL 的編程方法,學習用VHD....
發表於 12-02 16:34 6次 閲讀
使用FPGA實現一位全加器的文本輸入實驗報告資料免費下載

使用FPGA和MT9M034實現圖像採集顯示並存在TF卡的例程免費下載

本文檔的主要內容詳細介紹的是使用FPGA和MT9M034實現圖像採集顯示並存在TF卡的例程免費下載。....
發表於 12-02 16:34 12次 閲讀
使用FPGA和MT9M034實現圖像採集顯示並存在TF卡的例程免費下載

隔離式模數轉換器ADuM7701的功能及適用範圍

ADuM7701 是一款高性能二階 Σ-Δ 調製器,具有基於 ADI 公司 iCoupleri 技術....
發表於 12-02 11:46 114次 閲讀
隔離式模數轉換器ADuM7701的功能及適用範圍

高性能二階Σ-Δ模數轉換器ADuM7703的功能及應用範圍

ADuM7703 是一款採用集成低壓差 (LDO) 穩壓器的高性能二階 Σ-Δ 模數轉換器 (ADC....
發表於 12-02 11:43 75次 閲讀
高性能二階Σ-Δ模數轉換器ADuM7703的功能及應用範圍

解碼模塊的結構原理及如何基於FPGA芯片實現設計

其中讀頭是整個系統的核心部分,控制整個識別過程中與標籤之間的通信,並提供與後台計算機的接口。天線用來....
發表於 12-02 10:13 69次 閲讀
解碼模塊的結構原理及如何基於FPGA芯片實現設計

集成電路領域企業芯海科技進一步鞏固產業鏈

盧建國實際控制的芯海科技也交出了上市後的首份財報,經營業績十分亮麗。前三季度,公司實現的歸屬於上市公....
的頭像 MEMS 發表於 12-02 09:24 138次 閲讀
集成電路領域企業芯海科技進一步鞏固產業鏈

請問具有相同模塊的Nu微®系列微控制器中的ADC的每個通道是否可以同時採樣?

具有相同模塊的Nu微®系列微控制器中的ADC的每個通道是否可以同時採樣? ...
發表於 12-02 07:21 0次 閲讀
請問具有相同模塊的Nu微®系列微控制器中的ADC的每個通道是否可以同時採樣?

ASIC和FPGA有什麼區別

  1、概念區別:   ASIC(專用集成電路)是一種在設計時就考慮了設計用途的IC。   FPGA(現場可編程門陣列)也...
發表於 12-01 17:41 101次 閲讀
ASIC和FPGA有什麼區別

低功耗模擬前端AD5941的性能特點及適用範圍

AD5941 是一款高精度、低功耗模擬前端 (AFE),專為需要高精度、基於電化學的測量技術(如電流....
發表於 12-01 17:01 110次 閲讀
低功耗模擬前端AD5941的性能特點及適用範圍

基於EP2C8Q208C7和AD9858實現雷達信號源的應用方案

一般的雷達信號源實現主要有三種方式:第一種方式是採用DDS和MCU控制器件結合的方式;第二種是DDS....
發表於 12-01 10:13 170次 閲讀
基於EP2C8Q208C7和AD9858實現雷達信號源的應用方案

芯片製作的故障仿真PDF文件免費下載

• 定義:仿真是指對設計及其功能、性能的建模 • 軟件仿真器是EDA軟件,也有硬件仿真器,基於大規模....
發表於 12-01 08:00 39次 閲讀
芯片製作的故障仿真PDF文件免費下載

請問NuMicro®M451系列的引腳功能設置為ACMP時還能讀取ADC值嗎?

當NuMicro®M451系列的引腳功能設置為ACMP時,用户還能讀取ADC值嗎? ...
發表於 12-01 07:22 0次 閲讀
請問NuMicro®M451系列的引腳功能設置為ACMP時還能讀取ADC值嗎?

如何實現光纖陀螺慣導系統FPGA接口的設計

採用光纖陀螺的捷聯慣性導航系統是一種極具發展潛力的導航系統,對於其核心部件的光纖陀螺,尤其是中高精度....
發表於 12-01 02:44 9次 閲讀
如何實現光纖陀螺慣導系統FPGA接口的設計

【中港貨運】5.OLED板模擬開關按鍵操作

玩玩OLED板子上面的兩個模擬開關S1與S2。 首先查看原理圖: 這兩個按鍵是連接在GPIO5上面的,我在上一個帖子上面使用...
發表於 11-30 23:30 0次 閲讀
【中港貨運】5.OLED板模擬開關按鍵操作

FPGA的設計流程

  FPGA的設計流程就是利用EDA開發軟件和編程工具對FPGA芯片進行開發的過程。FPGA的開發流程一般如圖1-10所示,...
發表於 11-30 16:22 101次 閲讀
FPGA的設計流程

基於FPGA的DSP技術實現伺服控制器的應用方案與設計

介紹了一種用基於FPGA的DSP技術來設計電液伺服系統控制器的方法。該方法克服了傳統伺服控制器的一些....
發表於 11-30 14:02 198次 閲讀
基於FPGA的DSP技術實現伺服控制器的應用方案與設計

FPGA知識詳解之基礎篇的技術分享

上海潤欣科技股份有限公司創研社 1.Verilog基礎語法 1.1 可綜合模塊 以module為單元....
的頭像 潤欣科技Fortune 發表於 11-30 11:37 837次 閲讀
FPGA知識詳解之基礎篇的技術分享

隔離式ADC器件ADE1201的功能特點及應用範圍

ADE12011 是一款單通道可配置隔離式數字輸入監控解決方案,適用於能源輸送和分配應用。ADE12....
發表於 11-30 11:36 265次 閲讀
隔離式ADC器件ADE1201的功能特點及應用範圍

FPGA技術分享:FPGA雜記之基礎篇

上海潤欣科技股份有限公司創研社 Verilog基礎語法 1.1 可綜合模塊 以module為單元,具....
的頭像 潤欣科技Fortune 發表於 11-30 11:31 106次 閲讀
FPGA技術分享:FPGA雜記之基礎篇

高度集成混合信號前端AD9082的功能特點及應用範圍

混合信號前端(MxFE®) 是一款高度集成的器件,搭載16位、12 GSPS最大采樣速率的RF數模轉....
發表於 11-30 11:31 76次 閲讀
高度集成混合信號前端AD9082的功能特點及應用範圍

採用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

隨着微電子技術的迅猛發展,可編程邏輯器件從20世紀70年代發展至今,其結構、工藝、集成度、功能、速度....
發表於 11-30 10:10 129次 閲讀
採用FPGA芯片EPM7032和VHDL語言實現自動交通系統的應用方案

紫光同創:正在研發28nm、40nm系列新產品

近日,紫光同創在接受天風證券調研時對外表示,公司FPGA產品已經應用於通信領域,主要應用場景有2G語....
的頭像 我快閉嘴 發表於 11-30 09:25 250次 閲讀
紫光同創:正在研發28nm、40nm系列新產品

請問如何估計總ADC轉換時間?

估計總ADC轉換時間的方法
發表於 11-30 06:51 0次 閲讀
請問如何估計總ADC轉換時間?

FPGA設計的8大重要知識點

要求一個同時具備設計面積最小、運行頻率最高是不現實的。更科學的設計目標應該是在滿足設計時序要求(包括....
的頭像 FPGA之家 發表於 11-29 10:58 317次 閲讀
FPGA設計的8大重要知識點

隔離式ADC ADE12021的特點及應用範圍

ADE12021是一款雙通道可配置隔離式數字輸入監控解決方案,適用於能源輸送和分配應用。ADE120....
發表於 11-28 11:30 104次 閲讀
隔離式ADC ADE12021的特點及應用範圍

英特爾軟件佈局的三大策略

幾年前,英特爾啓動了“以數據為中心”的轉型,這是一場自我革命的戰役,而戰役背後的六大祕密武器起到了關....
的頭像 我快閉嘴 發表於 11-28 10:55 1241次 閲讀
英特爾軟件佈局的三大策略

基於Verilog硬件描述語言實現SHA-1算法的設計

單向散列函數是密碼學中一種重要的工具,它可以將一個較長的位串映射成一個較短的位串,同時它的逆函數很難....
的頭像 電子設計 發表於 11-28 10:16 516次 閲讀
基於Verilog硬件描述語言實現SHA-1算法的設計

FPGA在醫療設備中有什麼樣的作用

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
的頭像 Wildesbeast 發表於 11-28 10:01 402次 閲讀
FPGA在醫療設備中有什麼樣的作用

使用多種EDA工具實現FPGA設計流程的詳細資料説明

本文介紹了FPGA的完整設計流程,其中包括電路設計與輸入、功能仿真、綜合優化、綜合後仿真、實現與佈局....
發表於 11-27 17:57 65次 閲讀
使用多種EDA工具實現FPGA設計流程的詳細資料説明

你要的C6678+K7視頻採集處理方案,這裏全都有!內含源碼!!!

在Kintex-7 FPGA上搭建MicroBlaze軟核,並由MicroBlaze配置PAL視頻模....
發表於 11-27 17:01 347次 閲讀
你要的C6678+K7視頻採集處理方案,這裏全都有!內含源碼!!!

高雲半導體:打破國產汽車級FPGA芯片的空白

2021中國IC風雲榜“年度新鋭公司”徵集現已啓動!入圍標準要求為營收過億元的未上市、未進入IPO輔....
的頭像 我快閉嘴 發表於 11-27 15:09 434次 閲讀
高雲半導體:打破國產汽車級FPGA芯片的空白

FPGA基礎篇:Verilog基礎語法

可綜合模塊最終生成的bit文件會燒錄進芯片運行,而仿真模塊編譯過後是在仿真軟件(例如modelsim....
發表於 11-27 14:27 327次 閲讀
FPGA基礎篇:Verilog基礎語法

ADC的參數釋義你知道多少

1. 分辯率(Resolution) 指數字量變化一個最小量時模擬信號的變化量,定義為滿刻度與 2n....
發表於 11-27 11:50 22次 閲讀
ADC的參數釋義你知道多少

在醫療設備中,FPGA能用在什麼地方

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
的頭像 Les 發表於 11-27 11:29 480次 閲讀
在醫療設備中,FPGA能用在什麼地方

電源管理芯片市場再起風雲

近日,IC設計廠商聯發科通過旗下立錡斥資8500萬美元收購英特爾旗下Enpirion電源管理芯片產品....
的頭像 我快閉嘴 發表於 11-27 10:52 501次 閲讀
電源管理芯片市場再起風雲

Xilinx FPGA設計進階(提高篇)

發表於 11-27 10:00 202次 閲讀
Xilinx FPGA設計進階(提高篇)

FPGA器件在醫療領域的應用分類

FPGA(現場可編輯門陣列)作為賽靈思(Xilinx)的一項重要發明,以其可編程和靈活性著稱。起初,....
發表於 11-27 09:38 304次 閲讀
FPGA器件在醫療領域的應用分類

電路設計經常會出現的八大誤區詳細説明

我們常常會發現,自己想當然的一些規則或道理往往會存在一些差錯。電子工程師在電路設計中也會有這樣的例子....
發表於 11-27 08:00 127次 閲讀
電路設計經常會出現的八大誤區詳細説明

ACAP的主要架構創新解析

2019年“國際研討會”上,發表了兩篇長論文,詳細介紹了“自適應計算加速平台”ACAP的系統架構和技術細節。本文將對ACAP...
發表於 11-27 07:30 0次 閲讀
ACAP的主要架構創新解析

芯華章發佈高性能多功能可編程適配解決方案“靈動”

2020年11月26日,EDA(電子設計自動化)智能軟件和系統領先企業芯華章今日發佈高性能多功能可編....
的頭像 我快閉嘴 發表於 11-26 12:27 431次 閲讀
芯華章發佈高性能多功能可編程適配解決方案“靈動”

一種基於DSP與FPGA實現場發射平板顯示器視頻信號處理系統的方案

發表於 11-26 11:42 808次 閲讀
一種基於DSP與FPGA實現場發射平板顯示器視頻信號處理系統的方案

基於APEX20K和ARM7 TDMI-S微處理器實現通用智能傳感器IP核的設計

設置數據通信接口主要是考慮芯片還可以同外部CPU或網絡構成更加複雜的測控系統。為了方便芯片的設計,節....
的頭像 電子設計 發表於 11-26 10:11 1197次 閲讀
基於APEX20K和ARM7 TDMI-S微處理器實現通用智能傳感器IP核的設計

基於FPGA Virtex-4器件實現直接時鐘控制技術方案的設計

大多數存儲器接口都是源同步接口,從外部存儲器器件傳出的數據和時鐘/ 選通脈衝是邊沿對齊的。在 Vir....
發表於 11-26 10:01 241次 閲讀
基於FPGA Virtex-4器件實現直接時鐘控制技術方案的設計

如何使用新數字總線架構降低音頻系統的成本

電子發燒友網站提供《如何使用新數字總線架構降低音頻系統的成本.pdf》資料免費下載
發表於 11-26 04:18 43次 閲讀
如何使用新數字總線架構降低音頻系統的成本

快速簡單的FPGA異構計算

發表於 11-25 18:00 43次 閲讀
快速簡單的FPGA異構計算

基於可編程邏輯器件和IPX2805實現SPI4.2接口電路的設計

SPI-4.2(System Packet Interface)是 OIF(Optical Inte....
發表於 11-25 17:19 566次 閲讀
基於可編程邏輯器件和IPX2805實現SPI4.2接口電路的設計

FPGA加速的厲害之處在哪裏?

轟轟烈烈的雙十一落下了帷幕,2020年的雙十一成績依舊斐然。天貓11月11日0點剛過,天貓雙11的訂....
的頭像 EDA365 發表於 11-25 11:17 317次 閲讀
FPGA加速的厲害之處在哪裏?

MCU在邊緣和節點設計中實現AI功能的三種方法詳細説明

AI:Artificial Intelligence,即人工智能。 AI 與我們息息相關,手機導航、....
發表於 11-25 09:39 30次 閲讀
MCU在邊緣和節點設計中實現AI功能的三種方法詳細説明

FPGA技術的學習課件免費下載

硬件版圖如何設計選擇哪些芯片1,常用芯片的功能和電氣特性都很熟悉設計電路原理圖2,個別功能不知道需要....
發表於 11-24 18:08 126次 閲讀
FPGA技術的學習課件免費下載

Intel付得起xPU的鉅額尾款嗎?

一波還未平息,一波再起,Intel繼續擴張其xPU陣營! 上回,筆者説道Intel正在利用xPU+o....
的頭像 璟琰乀 發表於 11-24 16:52 604次 閲讀
Intel付得起xPU的鉅額尾款嗎?

基於可編程邏輯器件實現八位微處理器軟核的設計

SoC(SystemonaChip)以其高集成度,低功耗等優點越來越受歡迎。開發人員不必從單個邏輯門....
發表於 11-24 14:37 438次 閲讀
基於可編程邏輯器件實現八位微處理器軟核的設計

通過利用DSP芯片TMS320F2812提高ADC模數轉換精度的方法探究

TMS320F2812是高精度的DSP,其運算速度快,工作時鐘頻率達150 MHz,指令週期可達6.....
發表於 11-23 10:53 271次 閲讀
通過利用DSP芯片TMS320F2812提高ADC模數轉換精度的方法探究

如何實現FPGA構建環境的自動化

與此同時,MLE 也面向 PetaLinux 和賽靈思軟件開發套件 (XSDK) 發佈了一套易用型 ....
的頭像 電子發燒友網工程師 發表於 11-20 16:47 295次 閲讀
如何實現FPGA構建環境的自動化

FPGA有五大熱點市場,65nm產品組合發揮效益

業界湧現的大量發展趨勢暗示着我們已經發展到了一個關鍵點。例如,在通信領域,世界上很多系統和基礎設備公....
的頭像 電子發燒友網工程師 發表於 11-20 16:43 271次 閲讀
FPGA有五大熱點市場,65nm產品組合發揮效益

從SWOT分析當前國內發展FPGA的前景

總體來看,雖然目前中國在FPGA這個領域比國外的主流廠商還存在很大差距,但是考慮到中國經濟的發展和綜....
的頭像 電子發燒友網工程師 發表於 11-20 16:30 355次 閲讀
從SWOT分析當前國內發展FPGA的前景

FPGA從幕前走向幕後成為輔助運算的角色

而與FPGA相對的,就是不可編程的芯片方案,這也是市場的主流形式,就是所謂的ASIC(Applica....
的頭像 電子發燒友網工程師 發表於 11-20 16:24 329次 閲讀
FPGA從幕前走向幕後成為輔助運算的角色

《基於FPGA的IIC設計》

A0,A1,A2 為 24LC64 的片選信號,由於 IIC 總線可以掛載多個 IIC 接口器件,所....
的頭像 電子發燒友網工程師 發表於 11-20 16:21 285次 閲讀
《基於FPGA的IIC設計》

基於FPGA的視覺、聽覺誘發電位系統的設計

本文中的誘發腦電位在醫學診斷和治療領域有着重要的地位,如今,隨着理論的成熟和科技的進步,越來越多的技....
的頭像 電子發燒友網工程師 發表於 11-20 16:17 254次 閲讀
基於FPGA的視覺、聽覺誘發電位系統的設計

TLC1518 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
發表於 04-18 20:07 103次 閲讀
TLC1518 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、8 通道

TLC2551 12 位 400kSPS ADC,具有串行輸出、TMS320 兼容(最高 10MHz)和單通道

信息描述The TLC2551, TLC2552, and TLC2555 are a family of high performance, 12-bit, low-power, miniature, CMOS analog-to-digital converters (ADC). The TLC255x family uses a 5-V supply. Devices are available with single, dual, or single pseudo-differential inputs. Each device has a chip select (CS)\, serial clock (SCLK), and serial data output (SDO) that provides a direct 3-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a TMS320™ DSP, a frame sync signal (FS) can be used to indicate the start of a serial data frame on CS\ for all devices or on FS for the TLC2551. The TLC2551, TLC2552, and TLC2555 are designed to operate with very low power consumption. The power saving feature is further enhanced with an autopower down mode. This product family features a high-speed serial link to modern host processors with SCLK up to 20 MHz. The maximum SCLK fre...
發表於 04-18 20:07 45次 閲讀
TLC2551 12 位 400kSPS ADC,具有串行輸出、TMS320 兼容(最高 10MHz)和單通道

TLC1514 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
發表於 04-18 20:07 112次 閲讀
TLC1514 10 位 400kSPS ADC,具有串行輸出、SPI/DSP 兼容接口、關斷狀態、4 通道

TLC1551 10 位,164kSPS ADC 並行輸出,直接 I/F 至 DSP/微處理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
發表於 04-18 20:07 106次 閲讀
TLC1551 10 位,164kSPS ADC 並行輸出,直接 I/F 至 DSP/微處理器,10 通道

TLC0838 8 位,20kSPS ADC 串行輸出,微處理器外設/獨立運算,遠程 運算具有 數據鏈路,Mux 選項

信息描述These devices are 8-bit successive- approximation analog-to-digital converters, each with an input-configurable multichannel multiplexer and serial input/output. The serial input/ output is configured to interface with standard shift registers or microprocessors. Detailed information on interfacing with most popular microprocessors is readily available from the factory. The TLC0834 (4-channel) and TLC0838 (8-channel) multiplexer is software-configured for single-ended or differential inputs as well as pseudodifferential input assignments. The differential analog voltage input allows for common-mode rejection or offset of the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding of any smaller analog voltage span to the full 8 bits of resolution. The TLC0834C and TLC0838C are characterized for operation from 0°C to 70°C. The TLC0834I and TLC0838I are characterized for operation from -40°...
發表於 04-18 20:07 96次 閲讀
TLC0838 8 位,20kSPS ADC 串行輸出,微處理器外設/獨立運算,遠程 運算具有 數據鏈路,Mux 選項